实验 7：乘法器
欢迎大家阅读我们的实验文档！
留下你的评论！
本次实验已开启评论系统。欢迎大家在相应的页面下方友好交流！
DDL 友好的数电实验
考虑到近期工作量较大，Lab7 的 DDL 延期一周；11-23 将休息一周，11-30 发布最后的综合实验。请大家在课程主页上查看具体信息。
更新说明
Lab7 实验文档的改动情况如下：
- 2023-11-16：正式发布
1. 实验简介
在上次实验中，我们向大家介绍了加法器及 ALU 的设计。本次实验将基于加法运算的逻辑电路以及有限状态机的内容，实现一个较为简单的乘法模块。
我们可以通过组合逻辑设计一个乘法器，即在一次调用中完成全部计算；也可以通过时序逻辑实现，即在每个时钟周期内完成一次单位运算，经过若干个周期后得到对应乘积。不同的设计对应不同的效率及资源消耗。因此，在设计出一个基础乘法器后，我们需要对其进行优化，以减少空间开支，同时，也要让其能够适配有符号数的情况。
此外，我们将以一个组合乘法电路为例，介绍了如何利用 Vivado 提供的工具，对电路进行时间性能和资源占用的分析。这将帮助我们更好地理解硬件电路的生成与设计。
2. 实验目标
-
进一步掌握时序逻辑电路设计。
-
进一步掌握有限状态机的设计。
-
掌握基本的算术电路的设计方法。
-
学会测试时间性能和电路资源使用情况，掌握分析电路性能的技巧。
3. 实验内容
-
【必做】理解乘法器的工作原理，掌握乘法器模块的设计方法（点击这里跳转）；
-
【必做】修改乘法器，优化空间开支，并使其适配有符号数运算（点击这里跳转）；
-
【必做】学习 Vivado 的性能分析方法，并比较不同设计方法的时间性能和电路资源使用情况（点击这里跳转）；
-
【必做】完成 Lab7 的实验练习题（点击这里跳转）。
4. 提交说明
本次实验需要大家在 BB 平台上在线提交相关内容。你提交的文件结构应当满足下面的文件树格式：
labs/
└── lab7_[姓名]_[学号]_ver[尝试编号]
├── figs (图片文件夹，如果没有可以无此文件夹)
├── lab7_[姓名]_[学号].pdf
├── src (涉及到的源文件，如果没有可以无此文件夹)
│ └── ......
└── others (其他你打算提交的文件，如果没有可以无此文件夹)
请将全部文件按照上面的格式进行整理，压缩成一个压缩文件，最后和实验报告一起提交到 BB 平台上。
关于实验报告
本学期《数字电路实验》的报告需要大家提交 PDF 格式。我们推荐大家使用 Markdown 或者 Latex 撰写实验报告，这样可以直接导出为 PDF。大家也可以使用 Word、WPS 等进行报告撰写，最后转换为 PDF 格式。我们不推荐也不拒绝大家手写实验报告，但请将其拍照扫描成 PDF 文件后再上传。我们不接受任何因为文件格式错误而导致成绩异常的申诉请求！
在实验报告中，你需要给出每一次实验练习的答案，并附上必要的说明过程。
特别说明
实验报告的字数和排版与最终得分无关。
实验文档中有一些我们为大家列出的思考点，这部分内容无需在实验报告上列出。除了要求的内容，我们也欢迎大家在实验报告中包含：
- 对本次实验任务量的评价
- 对本次实验的改进建议
- 其他的吐槽 or 疑问
- ......
注意
本次实验检查的 DDL 为 2023-12-07，报告提交的 DDL 为 2023-12-14。超出 DDL 的检查与报告提交将按照规定扣除部分分数。规则为：
- 迟交两周以内的：得分 × 80%；
- 迟交两周及以上的：得分 × 60%。
请保证个人实验的独立完成！
祝大家实验顺利！
参考资料
暂无