module lab_01(
    input               e,//sw[15]
    input               t,//sw[14]
    input    [3:0]      b,//sw[13:10]
    input    [9:0]      a,//sw[9:0]
    output   reg[15:0]  led,    //led[10]被置为0，没有使用，若声明了，限制文件内要有相关接口
    output   [6:0]      cn,     //注意，输入输出都要在限制文件中接线，输入接开关，输出接灯
    output              dp,
    output   [7:0]      an
);
// 在这个顶层模块中需要例化你的4个模块
endmodule